⑩ 日本国特許庁(JP)

⑩ 特許 出 願 公 開

☞ 公 開 特 許 公 報 (A) 平2-240934

®Int. Cl.⁵

識別配号

庁内整理番号

❷公開 平成2年(1990)9月25日

H 01 L 21/336 29/784

8422-5F H 01 L 29/78 3 0 1 L 審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称 MOS型半導体装置の製造方法

②特 顧 平1-63229

20出 願 平1(1989)3月14日

⑰発明者 岸本 幹夫⑰出願人 松下電子工業株式会社

大阪府門真市大字門真1006番地 松下電子工業株式会社内

大阪府門真市大字門真1006番地

10代 理 人 弁理士 宮井 暎夫

明初日書

i. 発明の名称

MOS型半導体装置の製造方法

2. 特許請求の範囲

MOS型半導体装置のソース・ドレイン二重拡 散履を形成するに際し、

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、MOS型半導体装置の製造方法に関するものである。

〔従、来 の 技 術〕

近年、低情景電力の要求からMOS型半導体装置が多く利用されるようになってきた。一方、集積回路の集積度が増加するにつれて半導体装置の寸法を小さくすることが求められているが、MOS型半導体装置のケート長を短くしていくと、Pチャンネルトランジスクではパンチスルー耐圧の劣化がみられ、またNチャンネルトランジスクではパンチスルー耐圧のはドレイン領域近傍の電界強度が大きくなってホットキャリアが発生し、しきい値電圧が登していまたトキャリアが発生し、しきい値電圧が要もしたらするいわゆるショートチャンネル効果をもたらすことが知られている。

これらショートチャンネル効果を抑制するためには、ケート側端部のソース・ドレイン領域に低 濃度拡散層を設ける方法があり、例えばLDD構 遠として知られるようなソース・ドレイン二重拡 散構造がある。

以下に、従来のMOS型半源体装置の製造方法 について、Nチャンネルトランジスタの構造を例 にとって説明する。

第2回(4)~(4)は従来のMOS型半導体装置の製 造方法の一部分の工程順断面図であり、11はp 型シリコン基板、12は素子分離領域、13はゲ ート酸化膜、14はポリシリコン膜、15はn型 低濃度拡散層、17はポリシリコン膜の酸化層、 18はn型高濃度拡散層、19は酸化シリコン膜 である.

まず、p型シリコン基板11に既知の技術にて 厚い酸化膜からなる素子分離領域12を形成する。 つぎに、p型シリコン基板11にゲート酸化膜13 を成長させ、その上にゲート電極となるポリシリ コン膜14を成長させる。ついで、ポリシリコン 膜14に高速度のリンを気相拡散して低低抗膜と する。さらに、レジスト膜を回転堕布し、光露光 技術、電子ピーム露光技術、X線露光技術、ある いはイオンピーム露光技術を用いてレジスト膜を 所望のレジストパターンに形成し、このレジスト

パターンをマスクとして、ポリシリコン膜14を ドライエッチングにより選択除去してゲート電極 とした後、レジストを除去する。この時の状態は、 第2図(a)に示される。

つぎに、第2図(4)に示すように、ゲート電極で あるポリシリコン膜14をマスクとしてp型シリ コン拡板11に低濃度不純物を注入してn型低濃 度拡散層 1.5を形成する。

つぎに、第2回にに示すように、素子分離領域 12のエッジ部の段差部等で除去しきれなかった ポリシリコン膜14のエッチング残渣がポリシリ コン同層間の電気的短絡の原因とならぬように、 **熱酸化祛を用いてポリシリコン膜14のエッチン** グ残渣を酸化して铬鞣物とする。この特同時にゲ - ト電極となるポリシリコン膜14の側壁および 上面も酸化される。さらに、この時に酸化がゲー ト電極部のゲート酸化膜13へ侵食し、ポリシリ コン膜14が持ち上げられて、ゲート電極の両端 でゲートパーズビークと呼ばれる形状が発生する ことがある。なお、17はポリシリコン膜の酸化

層である。

つきに、第2図頃に示すように、p型シリコン 基板11上に酸化シリコン膜19を周知のCVD 法で0.1μmの厚さに成長させ、ゲート電極の側 端部にのみ酸化シリコン膜19が残るように異方 性エッチングを行い、スペーサを形成する。

そして、第2図(e)に示すように、ポリシリコン 膜の酸化層17および酸化シリコン膜19のスペ ーサをマスクとしてロ刑シリコン基板11に高速 度不純物を注入して n型高濃度拡散層 1 8 を形成 し、ゲート電極の両端にソース・ドレインの二重 拡散層を形成する。

(発明が解決しようとする課題)

しかしながら、上記の従来のMOS型半導体装 置の製造方法では、ゲート電極となるポリシリコ ン膜14の表面が酸化されて铂鞣物(ポリシリコ ン膜の酸化層 17) となるため、導電性を有した 実効的なゲート長が短くなり、さらにはゲートパー・ シリコン基板に自己整合的に低温度不純物の往入 - ズピーク形状となることで、MOS型半導体装 者のチャンネル長が変化する閲覧点があった。

また、リンが高温度に拡散されたポリシリコン 膜14は、増速酸化現象によりp型シリコン基板 11に比べて酸化速度が著しく速いため、酸化を 高い柏度で制御する必要が生じ、この結果工程が 複雑になり、制御特度が損なわれた場合には、M OS型半導体装置の特性にばらつきが生じるとい う問題点があった。

この発明の目的は、MOS型半導体装置のゲー ト县を変えることなく、また製造工程数を増やす ことなく、ポリシリコン膜のエッチング残渣を設 化することができ、さらにMOS型半導体装置の ソース・ドレインの二重拡散層を形成することが できるMOS型半導体装置の製造方法を提供する ことである。

(課題を解決するための手段)

この発明のMOS型半導体装置の製造方法は、 ゲート世極となるポリシリコン腹をマスクとして を行い、ついでこのゲート電極となるポリシリコ ン膜の側壁部を耐酸化性被膜で覆った後、ゲート 酸化膜上に残存するポリシリコン膜のエッチング 残渣の酸化処理を行い、さらにこの耐酸化性被膜 で側壁部が覆われたポリシリコン膜をマスクとし てシリコン基板に自己整合的に高端度不減物の注 人を行う。

(作 用)

この発明の方法によれば、ゲート電極となるポリシリコン膜の側壁部を耐酸化性被膜で覆うことで、ゲート酸化膜上に残存するエッチング残渣の酸化処理時においてゲート電極の側壁が酸化されない。したがって、ゲート電極の幅が酸化により減少することなくポリシリコン膜のエッチング残 法を酸化することができる。

また、耐酸化性被膜で覆う前にゲート電極であるポリシリコン膜をマスクとしてシリコン落板に低濃度不純物を注入し、つぎにゲート電極であるポリシリコン膜の側壁部を覆った耐酸化性被膜がスペーサとなり、耐酸化性被膜で側壁部が覆われたポリシリコン膜をマスクとしてシリコン蒸板に高濃度不純物を注入することにより、ソース・ド

ついで、ポリシリコン膜4に高濃度のリンを例えば1000で気相拡散し、例えば濃度3×10 ** ca ** の低抵抗膜とする。さらに、レジスト膜を回転塗布し、光露光技術、電子ピーム露光技術を用いてレジスト膜を所望のレジストパターンに形成し、このレジストパターンをマスクとして、ポリシリコン膜4をドライエッチングにより選択除去してゲート電極とした後、レジストを除去する。この時の状態は第1図(())に示される。

つきに、第1図(a)に示すように、ゲート電極であるポリシリコン膜 4 をマスクとして、p型シリコン基板 1 に例えばリンイオンを 6 0 K e V . 10 × 1 0 ¹² cm ²⁸ の条件で注入して n 型低濃度拡散層 5 を形成する (低濃度イオン注入工程)。

つぎに、第1図()に示すように、周知のCVD 法によりシリコン基板1上に変化シリコン酸6を 例えば厚さ0.1μmに成品させる。

つぎに、第1図回に示すように、窒化シリコン 腹 6 を、ゲート電極となるポリシリコン酸 4 の側 レインの二重拡股層を自己整合的に形成すること ができる。

(実施例)

以下、この発明のMOS型半導体装置の製造方法を図面を参照しながら説明する。ここでは、一 実施例としてNチャンネルトランジスタの場合に ついて述べる。

第1図(a)~(a)はこの発明の一実施例におけるMOS型半導体装置の製造方法の一部分を示す工程 順新面図である。同図において、1はp型シリコン基板、2は素子分離領域、3はゲート酸化膜、4はポリシリコン膜、5はn型低速度拡散層、6は変化シリコン膜、7はポリシリコン膜の酸化層、8はn型高速度拡散層である。

まず、例えば濃度が5×10¹ca⁻¹のp型シリコン基板1に既知の技術にて厚い酸化膜からなる素子分離領域2を形成する。つぎに、p型シリコン基板1にゲート酸化膜3を例えば20nmの厚さに成長させ、その上にゲート電極となるポリシリコン膜4を例えば0.4pmの厚さに成長させる。

壁部に変化シリコン膜 6 を残すように異方性エッチングすることで、片側 0.1 μ m のスペーサをゲート電極の両端に加えたことになる(被覆工程)。ついで、素子分離領域 2 のエッジ部の段差等で除去しきれなかったポリシリコン膜 4 のエッチング 残渣がポリシリコン同層間の電気的短絡の原因とならぬように、例えば 9 0 0 で、3 0 分の条件で熱酸化してエッチング残渣を絶縁物とする(熱酸化工程)。

つぎに、第1図(e)に示すように、変化シリコン 腹6で側壁部が覆われてゲート電極となるポリシ リコン膜4をマスクとして、p型シリコン基板1 に例えばと素イオンを40keV.4×10 ¹⁵ cm ⁻² の条件で注入してn型高濃度拡散層8を形成し、 ゲート電極の両端にソース・ドレインの二重拡散 履が形成される(高濃度イオン注入工程)。

以降は、公知の技術にて、Nチャンネルトランジスタが形成される。

なお、この実施例では、ゲート電極となるポリ シリコン談 4 の倒壁部を覆う耐酸化性被膜として、 窒化シリコンを用いたが、炭化シリコン、酸化アルミニューム等の耐酸化性を有する被膜であれば 有効であることは言うまでもない。

なお、熱酸化工程は、 n 型高温度拡散層 8 の形成工程の後に行ってもよい。

以上のように、この実施例によれば、ゲート電極となるポリシリコン膜4の側壁部を耐酸化性被膜である例えば窒化シリコン膜で覆うことで、MOS型半導体装置のゲート電極となるポリシリコン膜4の幅を変えることなくエッチング残渣を酸化することができ、また耐酸化性被膜形成の前後にそれぞれ低濃度と高濃度の不純物を注入することで、ソース・ドレインの二重拡散層が自己整合的に得られる。

(発明の効果)

この発明のMOS型半導体装置の製造方法によれば、ゲート電極となるポリシリコン膜の側壁部を酸化することなく、ゲート酸化膜上に残存するポリシリコン膜のエッチング残渣を酸化することができ、酸化によってゲート長が変化しないため、

デバイス特性の安定性が得られる。

また、ソース・ドレインの二重拡散層形成時の2回の不統物注入マスクとして、耐酸化性被膜で覆う前のゲート電極となるポリシリコン膜と、側壁部が耐酸化性被膜で覆われた後のポリシリコン膜とを用いているので、ソース・ドレインの二重拡散層を自己整合的に形成することができ、優れた特性を有するMOS型半導体装置を得ることができる。


4. 図面の簡単な説明

第1図(a)~(a)はこの発明の一実施例のMOS型 半導体装置の製造方法を示す工程順断面図、第2 図(a)~(a)は従来のMOS型半導体装置の製造方法 を示す工程期断面図である。


1 … p 型シリコン基板、 2 …素子分離領域、 3 … ゲート酸化膜、 4 …ポリシリコン膜、 5 … n 型低濃度拡散層、 6 … 変化シリコン膜、 7 …ポリシリコン膜の酸化層、 8 … n 型高濃度拡散層

「特許出顧人 松下電子工業株式会社 代 理 人 弁理士 宮井暎 3





-220-



PAT-NO:

JP402240934A

DOCUMENT-IDENTIFIER: JP 02240934 A

TITLE:

MANUFACTURE OF MOS SEMICONDUCTOR DEVICE

PUBN-DATE:

September 25, 1990

INVENTOR-INFORMATION:

NAME

KISHIMOTO, MIKIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRON CORP

N/A

APPL-NO:

JP01063229

APPL-DATE:

March 14, 1989

INT-CL (IPC): H01L021/336, H01L029/784

US-CL-CURRENT: 438/305, 438/770, 438/FOR.204, 438/FOR.399

ABSTRACT:

PURPOSE: To enable oxidation of an etching residue of a polysilicon film without changing a gate length of an MOS-type semiconductor device, by forming a high-concentration diffused layer on a silicon substrate in a self-alignment manner by using as a mask the polysilicon film of which the side-wall part is covered with an oxidation-resistant film.

CONSTITUTION: An impurity of low concentration is injected into a silicon substrate 1 in a self-alignment manner by using a polysilicon film 4 to be a gate electrode as a mask. Subsequently, the sidewall part of this polysilicon

film 4 to be the gate electrode is covered with an oxidation-resistant film 6, and then an etching residue of the polysilicon film 4 left on a gate oxide film 3 is subjected to oxidation treatment. Using as a mask the polysilicon film 4 of which the sidewall part is covered with this oxidation-resistant film 6, moreover, an impurity of high concentration is injected into the silicon substrate 1 in the self-alignment manner. By this method, the etching residue of the polysilicon film 4 left on the gate oxide film can be oxidized without oxidizing the sidewall part of the polysilicon film 4 to be the gate electrode.

COPYRIGHT: (C)1990,JPO&Japio